

嵌入式系统与MCU的关系

- **MCU的特点：体积小、价格低、稳定可靠**
- **大部分嵌入式系统以MCU为核心进展设计**
- **以MCU为核心的系统是应用最广的嵌入式系统。**

嵌入式系统特点



嵌入式系统是计算机系统，但不单独以通用计算机面目出现。



嵌入式系统开发需要专用工具和特殊方法。



使用MCU设计嵌入式系统，数据与程序空间采用不同存储介质。



开发嵌入式系统涉及软件、硬件及应用领域的知识。



嵌入式系统的其他特点。

嵌入式系统的知识体系

- 〔1〕 硬件最小系统
- 〔2〕 通用I/O
- 〔3〕 模数转换A/D
- 〔4〕 数模转换D/A
- 〔5〕 通信(SCI、SPI、I2C, CAN、USB、ZigBee等);
- 〔6〕 显示(LED、LCD等);
- 〔7〕 控制(控制各种设备, 包含PWM等控制技术);
- 〔8〕 数据处理(图形、图像、语音、视频等处理或识别);
- 〔9〕 各种详细应用。

嵌入式应用系统开发过程

功能分析和硬件设计

- **MCU选型, 开发工具与环境的选择**
- **PCB(Protel PAD),ASIC(VHDL)**

应用程序设计

- **程序语言, 汇编/编译器**

仿真调试

- **仿真器, ROM固化器等**

脱机运行

嵌入式系统常用术语

与硬件相关的术语

- 封装(Package)
- 印刷电路板(PCB, Printed circuit board)
- 动态可读写随机存储器
(DRAM, Dynamic Random Access Memory)
- 静态可读写随机存储器
(SRAM, Static Random Access Memory)
- 只读存储器(ROM, Read Only Memory)
- 闪存存储器(Flash Memory)
- 模拟量
- 开关量



嵌入式系统常用术语

与通信相关的术语

- 并行通信
- 串行通信
- 串行外设接口SPI
- 集成电路互连总线I2C
- 通用串行总线USB
- 控制器局域网CAN
- 背景调试形式BDM
- 边界扫描测试协议JTAG

嵌入式系统常用术语

与功能模块及软件相关的术语

-  通用输入/输出**GPIO**
-  A/D与D/A
-  脉冲宽度调制器**PWM**
-  看门狗
-  液晶显示**LCD**
-  发光二极管**LED**
-  键盘
-  实时操作系统**RTOS**

第1章 嵌入式系统基础知识

1.1 嵌入式系统的定义和组成

1.2 嵌入式微处理器体系结构

1.3 嵌入式微处理器的结构和类型

1.1 嵌入式系统的定义和组成

1.1.1 嵌入式系统的定义

1.1.2 嵌入式系统发展趋势

1.1.3 嵌入式系统的组成

1.1.4 实时系统 (RTOS)

1.1.1 嵌入式系统的定义

IEEE的嵌入式系统定义：

根据IEEE（国际电气和电子工程师协会）的定义，嵌入式系统是“控制、监视或者辅助设备、机器和车间运行的装置”

（原文为devices used to control, monitor, or assist the operation of equipment, machinery or plants）。

国内的嵌入式系统定义：

目前国内一个普遍被认同的定义是：以应用为中心、以计算机技术为基础，软件硬件可裁剪，适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。

1.1.2 嵌入式系统发展趋势

1. 嵌入式系统的发展历史

从单片机的出现到各种嵌入式微处理器、微控制器的广泛应用，嵌入式系统的应用可以追溯到20世纪60年代中期，嵌入式系统的发展历程，大致经历了以下4个阶段。

(1) 无操作系统阶段

单片机是最早应用的嵌入式系统，单片机作为各类工业控制和飞机、导弹等武器装备中的微控制器，用来执行一些单线程的程序，完成监测、伺服和设备指示等多种功能，一般没有操作系统的支持，程序设计采用汇编语言。

嵌入式系统发展历史

(2) 简单操作系统阶段

20世纪80年代，出现了大量具有高可靠性、低功耗的嵌入式CPU（如Power PC等），芯片上集成有微处理器、I/O接口、串行接口及RAM、ROM等部件，面向I/O设计的微控制器在嵌入式系统设计应用。一些简单的嵌入式操作系统开始出现并得到迅速发展，程序设计人员也开始基于一些简单的“操作系统”开发嵌入式应用软件。此时的嵌入式操作系统虽然还比较简单，但已经初步具有了一定的兼容性和扩展性，内核精巧且效率高，大大缩短了开发周期，提高了开发效率。

嵌入式系统发展历史

(3) 实时操作系统阶段

20世纪90年代，面对分布控制、柔性制造、数字化通信和信息家电等巨大市场的需求，嵌入式系统飞速发展。随着硬件实时性要求的提高，嵌入式系统的软件规模也不断扩大，实时多任务操作系统逐渐形成，系统能够运行在各种不同类型的微处理器上，具备了文件和目录管理、设备管理、多任务、网络、图形用户界面(GUI)等功能，并提供了大量的应用程序接口(API)，从而使应用软件的开发变得更加简单。

(4) 面向Internet阶段

进入21世纪，Internet技术与信息家电、工业控制技术等的结合日益紧密，嵌入式技术与Internet技术的结合正在推动着嵌入式系统的飞速发展。

2. 嵌入式系统发展趋势

面对嵌入式技术与Internet技术的结合，嵌入式系统的研究和应用在飞速发展。

(1) 新的微处理器层出不穷，精简系统内核，优化关键算法，降低功耗和软硬件成本。更加友好的多媒体人机交互界面。

(2) Linux、Windows CE等嵌入式操作系统迅速发展。嵌入式操作系统自身结构的设计更加便于移植，具有源代码开放、系统内核小、执行效率高、网络结构完整等特点，能在短时间内支持更多的微处理器。计算机的新技术、新观念逐步移植到嵌入式系统中，嵌入式软件平台得到进一步完善。

(3) 嵌入式系统的开发成了一项系统工程，开发商不仅提供嵌入式软硬件系统本身，同时还提供强大的硬件开发工具和软件支持包。

3. IP核(Intellectual Property Core**知识产权核**)

SOC (System On Chip, 片上系统) 是90年代中期出现的一个概念, 并成为现代集成电路设计的发展方向。SOC是指在单芯片上集成数字信号处理器、微控制器、存储器、数据转换器、接口电路等电路模块, 可以直接实现信号采集、转换、存储、处理等功能。

IP核是指具有知识产权的、功能具体、接口规范、可在多个集成电路设计中重复使用的功能模块, 是实现系统芯片 (SOC) 的基本构件。

IP核

IP核分为:

- 1) 用硬件描述语言 (hardware Description Language, HDL) 文本形式提交给用户, 经过RTL级设计优化和功能验证, 但其中不含有任何具体的物理信息的软核 (Soft IP Core) ;
- 2) 完成软核所有的设计外, 还完成了门级电路综合和时序仿真等设计环节, 一般以门级电路网表的形式提供给用户的固核 (Firm IP Core) ;
- 3) 基于物理描述, 并经过工艺验证, 具有可保证的性能, 提供给用户的形式是电路物理结构掩模版图和全套工艺文件的硬核 (Hard IP Core) 。

IP核


IP软核以源代码的形式提供的，IP知识产权不易保护。IP硬核易于实现IP保护，缺点是灵活性和可移植性差。

目前全球IP核市场处于快速成长的阶段，EDA联盟、RAPID联盟、VCX联盟与VSIA联盟等都在积极推动IP核的开发、应用及推广。其中，EDA联盟主要是以如何提供更好的EDA软件工具为主，VSIA联盟主要针对IP核的定义、开发、授权及测试等建立一个公开的共性规范。ARM、Rambus和MIPS在十大IP供应商排行中居前3位。

1.1.3 嵌入式系统的组成

嵌入式系统通常由包含有嵌入式处理器、嵌入式操作系统、应用软件和外围设备接口的嵌入式计算机系统和执行装置（被控对象）组成。嵌入式计算机系统是整个嵌入式系统的核心，可以分为硬件层、中间层、系统软件层和应用软件层。执行装置接受嵌入式计算机系统发出的控制命令，执行所规定的操作或任务。

典型的嵌入式系统组成



1. 嵌入式计算机系统的硬件层

硬件层中包含嵌入式微处理器、存储器（SDRAM、ROM、Flash等）、通用设备接口和I/O接口（A/D、D/A、I/O等）。硬件层通常是一个以嵌入式处理器为中心的，包含有电源电路、时钟电路和存储器电路的电路模块，其中操作系统和应用程序都固化在模块的ROM中。

(1) 嵌入式微处理器

嵌入式微处理器是嵌入式系统硬件层的核心，嵌入式微处理器将通用PC机中的CPU和各种接口集成到芯片内部，有利于系统设计趋于微型化、高效率和可靠性。为特定用途专门设计。

嵌入式微处理器的体系结构可采用冯·诺依曼体系结构或哈佛体系结构，指令系统可选用精简指令系统（RISC）或复杂指令集系统（CISC）。

嵌入式微处理器有各种不同的体系，目前全世界嵌入式微处理器已经超过1000多种，体系结构有30多个系列，其中主流的体系有ARM、MIPS、PowerPC、X86和SH等。即使在同一体系中，也可以具有不同的时钟频率、数据总线宽度、接口和外设。嵌入式微处理器的选择是根据具体的应用而决定的。

(2) 存储器

嵌入式系统的存储器包含Cache、主存储器和辅助存储器。

① **Cache**是一种位于主存储器和嵌入式微处理器内核之间的快速存储器阵列，存放的是最近一段时间微处理器使用最多的程序代码和数据。使处理速度更快，实时性更强。Cache集成在嵌入式微处理器内，可分数据Cache、指令Cache或混合Cache。

② **主存储器**存放系统、用户程序和数据。主存储器有ROM和RAM类，位于微处理器的内部或外部。常用的ROM类存储器有NOR Flash、EEPROM等，RAM类存储器有SRAM、DRAM和SDRAM等，容量为256KB ~ 1GB。

③ **辅助存储器**指硬盘、NAND Flash、CF卡、MMC和SD卡等，存放大容量的程序代码或信息，容量较大，但读取速度较慢。

(3) 通用设备接口和I/O接口

嵌入式系统通常具有与外界交互所需要的各种通用设备接口，如**GPIO**（通用I/O接口）、**A/D**（模/数转换接口）、**D/A**（数/模转换接口）、**RS-232**接口（串行通信接口）、**Ethernet**（以太网接口）、**USB**（通用串行总线接口）、**I²C**、**IIS**（音频接口）、**VGA**视频输出接口、**CAN**（现场总线）、**SPI**（串行外围设备接口）和**IrDA**（红外线接口）等。

2. 中间层

中间层也称为硬件抽象层（HAL）或板级支持包（BSP），位于硬件层和软件层之间，将系统上层软件与底层硬件分离开。

BSP作为上层软件与硬件平台之间的接口，需要为操作系统提供操作和控制具体硬件的方法。不同的操作系统具有各自的软件层次结构，BSP需要为不同的操作系统提供特定的硬件接口形式。BSP使上层软件开发人员无需关心底层硬件的具体情况，根据BSP层提供的接口即可进行开发。

BSP是一个介于操作系统和底层硬件之间的软件层次，包括了系统中大部分与硬件联系紧密的软件模块。BSP一般包含相关底层硬件的初始化、数据的输入/输出操作和硬件设备的配置等功能。

(1) 嵌入式系统硬件初始化

系统初始化过程按照自底向上、从硬件到软件的次序依次可分为片级初始化、板级初始化和系统级初始化3个主要环节。

① 片级初始化是一个纯硬件的初始化过程，包括设置微处理器的核心寄存器和控制寄存器、工作模式、局部总线模式等，把微处理器设置成系统所要求的工作状态；

② 板级初始化包含软、硬件的初始化过程，完成微处理器以外硬件设备的初始化，设置软件的数据结构和参数，为系统级初始化和应用程序的运行建立硬件和软件环境；


③ 系统级初始化主要是操作系统初始化。BSP将控制权转交给嵌入式操作系统，由操作系统完成余下的初始化，包含加载和初始化与硬件无关的设备驱动程序，建立系统内存区，加载并初始化如网络系统、文件系统等系统软件模块。最后，操作系统创建应用程序环境，并将控制权交给应用程序的入口。

(2) 硬件相关的设备驱动程序

BSP中包含硬件相关的设备驱动程序，但是这些设备驱动程序通常不直接由BSP使用，而是在系统初始化过程中由BSP将他们与操作系统中通用的设备驱动程序关联起来，并在随后的应用中由通用的设备驱动程序调用，实现对硬件设备的操作。

3. 系统软件层

系统软件层通常包含有**实时多任务操作系统（Real-time Operation System, RTOS）**、**文件系统**、**图形用户接口（Graphic User Interface, GUI）**、**网络系统及通用组件模块**组成。RTOS是嵌入式应用软件的基础和开发平台。



(1) 嵌入式操作系统

嵌入式操作系统 (Embedded Operating System, EOS) 负责系统的软、硬件资源分配、任务调度，控制协调。

EOS除具备了一般操作系统最基本的功能外，还具有：实时性；支持开放性和可伸缩性的体系结构，可裁减性；提供设备驱动接口；操作方便、简单的图形GUI和界面；支持TCP/IP协议及其他协议，提供统一的MAC访问层接口，提供强大的网络功能；

嵌入式操作系统的用户接口通过系统的调用命令向用户程序提供服务；嵌入式系统一旦开始运行就不需要用户过多的干预；

嵌入式操作系统和应用软件被固化在嵌入式系统ROM中；具有良好的硬件适应性（可移植性）。

(2) 文件系统

嵌入式文件系统与通用操作系统的文件系统不完全相同，主要提供文件存储、检索和更新等功能，一般不提供保护和加密等安全机制。嵌入式文件系统通常支持FAT32、JFFS2、YAFFS等几种标准的文件系统，一些嵌入式文件系统还支持自定义的实时文件系统，可根据要求选择所需的文件系统、存储介质和配置同时打开的最大文件数等。嵌入式文件系统可方便的挂接不同存储设备的驱动程序，支持多种存储设备。

嵌入式文件系统以系统调用和命令方式提供文件的各种操作，如设置、修改对文件和目录的存取权限，提供建立、修改、改变和删除目录等服务，提供创建、打开、读写、关闭和撤销文件等服务。

(3) 图形用户接口 (GUI)

GUI使用户可通过窗口、菜单、按键等方式来方便地操作计算机或嵌入式系统。嵌入式GUI与PC机的GUI不同，嵌入式GUI具有轻型、占用资源少、高性能、高可靠性、便于移植、可配置等特点。



(3) 图形用户接口 (GUI)

实现嵌入式系统中的图形界面一般采用下面的几种方法：

1) 针对特定的图形设备输出接口，自行开发相应的功能函数；

2) 购买针对特定嵌入式系统的图形中间软件包；

3) 采用源码开放的嵌入式GUI系统；

4) 使用独立软件开发商提供的嵌入式GUI产品。

emWin 是经典的嵌入式 GUI，目前软件架构和功能相较成熟。主要 SEGGER 负责的开发和维护，经常会和 ST, NXP 等等展开深度合作，为他们提供定制的 GUI。

emWin 的基本功能：

- 支持绘制 2D 图形
- 支持 BMP、JPEG、GIF、PNG 格式的图片文件；
- 支持显示多国语言的文字，如中英文；
- 支持处理用户输入；
- 提供各种图形控件；



1. 1. 4 实时系统 (RTOS)

RTOS (Real-time operating system, 实时系统) 在航空、航天、工业过程控制、武器防御系统、自动化导航 / 控制系统、医疗、信息检索、银行、多媒体系统等领域广泛应用。

RTOS与通用计算机系统不同，要求系统中的任务不但执行结果要正确，而且必须在一定的时间约束 (Deadline) 内完成。在RTOS中，一个逻辑上正确的计算结果，若其产生的时间晚于某个规定的时间，那么也认为系统的行为是不正确的。

1. RTOS定义

RTOS是指能够在指定或者确定的时间内完成系统功能和对外部或内部、同步或异步时间做出响应的系统，系统能够处理和存储控制系统所需要的大量数据。RTOS的正确性不仅依赖于系统计算的逻辑结果，还依赖于产生这个结果的时间。

2. RTOS特点

(1) 约束性

RTOS任务的约束包括时间、资源、执行顺序和性能约束。

RTOS的任务具有时间约束性。是任何RTOS都固有的约束。时间约束性可分为“硬实时”和“软实时”。硬实时是指在航空航天、军事、核工业等一些关键领域中应用的系统，时间要求必须能够得到完全满足，否则将造成不可预计的结果。软实时通常是指在监控系统、信息采集系统等某些应用中，有时间约束要求，但偶尔违反不会造成严重影响。

资源约束是指多个实时任务共享有限的资源时，必须按照一定的资源访问控制协议进行同步，以避免死锁和高优先级任务被低优先级任务堵塞的时间（即优先级倒置时间）不可预测。

RTOS特点

执行顺序约束是指各任务的启动和执行必须满足一定的时间和顺序约束。例如，在分布式端到端（end-to-end）实时系统中，同一任务的各子任务之间存在前驱/后继约束关系，需要执行同步协议来管理子任务的启动和控制子任务的执行，使它们满足时间约束和系统可调度性要求。

性能约束是指必须满足如可靠性、可用性、可预测性、服务质量（Quality of Service, QoS）等性能指标。

RTOS特点

(2) 可预测性

可预测性是指RTOS完成实时任务所需要的执行时间应是可知的。可预测性是RTOS的一项重要性能要求。可预测性包括硬件时延的可预测性和软件系统的可预测性（包括应用程序的响应时间是可预测的，以及操作系统的可预测性）。在多种任务型RTOS中，不但包括周期任务、偶发任务、非周期任务，还包括非实时任务。多种类型任务的混合，使系统的可调度性、可预测性分析更加困难。

(3) 可靠性

大多数RTOS要求有较高的可靠性，要求系统在最坏情况下都能正常工作或避免损失。可靠性是RTOS的重要性能指标。

(4) 交互性

外部环境是RTOS不可缺少的一个组成部分，外部环境往往是被控子系统，两者相互作用构成完整的实时系统。嵌入式计算机系统一般作为控制系统，必须在规定的时间内对被控子系统请求做出反应。被控子系统也必须能够正常工作或准备对任何异常行为采取动作。

3. RTOS调度

给定一组实时任务和系统资源，确定每个任务何时何地执行的整个过程就是调度。而RTOS中调度的目的则是要尽可能地保证每个任务满足它们的时间约束，及时对外部请求做出响应。实时调度技术常用的有以下两种。

(1) 抢占式调度和非抢占式调度

抢占式调度通常是优先级驱动的调度。每个任务都有优先级，任何时候具有最高优先级且已启动的任务先执行。抢占式调度实时性好、反应快，调度算法相对简单，可优先保证高优先级任务的时间约束，其缺点是上下文切换多。而非抢占式调度是指不允许任务在执行期间被中断，任务一旦占用微处理器就必须执行完毕或自愿放弃，其优点是上下文切换少，缺点是微处理器有效资源利用率低，可调度性不好。

(2) 静态表驱动策略和优先级驱动策略

静态表驱动策略是一种**离线调度策略**，指在系统运行前根据各任务的时间约束及关联关系，采用某种搜索策略生成一张**运行时刻表**。在系统运行时，调度器只需根据这张时刻表启动相应的任务即可。

优先级驱动策略指按照任务优先级的高低确定任务的执行顺序。优先级驱动策略又分为**静态优先级调度策略**和**动态优先级调度策略**。**静态优先级调度**是指任务的优先级分配好之后，在任务的运行过程中，优先级不会发生改变。静态优先级调度又称为**固定优先级调度**。**动态优先级调度**是指任务的优先级可以随着时间或系统状态的变化而发生变化。

4. RTOS分类

RTOS主要分为**强实时**（Hard Real-Time）系统和**弱实时**（Soft Real-Time）系统两类。**强实时**系统应用在航空航天、军事、核工业等领域中，**弱实时**系统如视频点播系统、信息采集与检索系统等。

5. 实时任务分类

实时任务的分类方法有多种，根据任务的周期划分，可以分为周期任务、偶发任务和非周期任务3类。根据是否允许任务超时，以及超时后对系统造成的影响，任务又分为强实时任务、准实时任务、弱实时任务和弱—强实时任务4类。

6. RTOS操作系统和内核

RTOS从单用途专用系统向多用途通用操作系统（如实时Linux等）发展。RTOS从只支持强实时及其应用发展到既支持强实时也支持弱实时及其应用方面，如开放实时系统的服务质量（QoS）多媒体应用、复杂分布式实时系统等。

1.2 嵌入式微处理器体系结构

1.2.1 冯·诺依曼结构与哈佛结构

1.2.2 精简指令集计算机

1.2.3 流水线技术

1.2.4 信息存储的字节顺序

1.2.1 冯·诺依曼结构与哈佛结构

1. 冯·诺依曼 (Von Neumann) 结构

冯·诺依曼结构的计算机由CPU和存储器构成，其程序和数据共用一个存储空间，程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置；采用单一的地址及数据总线，程序指令和数据的宽度相同。程序计数器（PC）是CPU内部指示指令和数据的存储位置的寄存器。

CPU通过程序计数器提供的地址信息，对存储器进行寻址，找到所需要的指令或数据，然后对指令进行译码，最后执行指令规定的操作。处理器执行指令时，先从存储器中取出指令解码，再取操作数执行运算，即使单条指令也要耗费几个甚至几十个周期，在高速运算时，在传输通道上会出现瓶颈效应。

目前使用冯·诺依曼结构的CPU和微控制器品种有很多，例如Intel公司的8086系列及其他CPU，ARM公司的ARM7、MIPS公司的MIPS处理器等。

2. 哈佛 (Harvard) 结构

哈佛结构的主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址、独立访问。

系统中具有程序的数据总线与地址总线，数据的数据总线与地址总线。这种分离的程序总线 and 数据总线可允许在一个机器周期内同时获取指令字(来自程序存储器)和操作数(来自数据存储器)，从而提高执行速度，提高数据的吞吐率。又由于程序和数据存储器在两个分开的物理空间中，因此取指和执行能完全重叠，具有较高的执行效率。

目前使用哈佛结构的CPU和微控制器品种有很多，除DSP处理器外，还有摩托罗拉公司的MC68系列、Zilog公司的Z8系列、ATMEL公司的AVR系列和ARM公司的ARM9、ARM10和ARM11等。

冯·诺依曼结构 VS 哈佛结构

- ◆ 冯氏结构简单、易实现、成本低，但效率偏低
- ◆ 哈佛结构效率高但复杂，对外围设备的连接与处理要求高，十分不适合外围存储器的扩展
- ◆ 现在的处理器，依托CACHE的存在，已经很好的将二者统一起来了。

现在的处理器虽然外部总线上看是诺依曼结构的，但是由于内部CACHE的存在，因此实际上内部来看已经类似改进型哈佛结构的了。

1.2.2 精简指令集计算机

早期的计算机采用**复杂指令集计算机**（Complex Instruction Set Computer, CISC）体系，例如Intel公司的**X86系列CPU**，从8086到Pentium系列，采用的都是典型的CISC体系结构。采用CISC体系结构的计算机各种指令的使用频率相差悬殊，统计表明，大概有**20%的比较简单的指令被反复使用**，使用量约占整个程序的80%；而有80%左右的指令则很少使用，其使用量约占整个程序的20%，即指令的2/8规律。

在CISC中，为了支持目标程序的优化，支持高级语言和编译程序，增加了许多复杂的指令，用一条指令来代替一串指令。通过增强指令系统的功能，简化软件，却增加了硬件的复杂程度。而这些复杂指令并不等于有利于缩短程序的执行时间。在VLSI制造工艺中要求CPU控制逻辑具有规整性，而CISC为了实现大量复杂的指令，控制逻辑极不规整，给VLSI工艺造成很大困难。

精简指令集计算机

精简指令集计算机 (Reduced Instruction Set Computer, RISC) 体系结构是20世纪80年代提出来的。目前IBM、DEC、Intel和Motorola等公司都在研究和发展RISC技术，RISC已经成为当前计算机发展不可逆转的趋势。

RISC是在CISC的基础上产生并发展起来的，RISC的着眼点不是简单地放在简化指令系统上，而是通过简化指令系统使计算机的结构更加简单合理，从而提高运算效率。在RISC中的特点：

- 1) 优先选取使用频率最高、有用但不复杂的指令,避免使用复杂指令;
- 2) 固定指令长度，减少指令格式和寻址方式种类;
- 3) 指令之间各字段的划分比较一致,各字段的功能也比较规整;
- 4) 采用Load/Store指令访问存储器,其余指令操作都在寄存器之间进行;
- 5) 增加CPU中通用寄存器数量，算逻运算的操作数在通用寄存器中存取;
- 6) 大部分指令控制在一个或小于一个机器周期内完成。

以硬布线控制逻辑为主，不用或少用微码控制；采用高级语言编程，重视编译优化工作，以减少程序执行时间。

CISC和RISC

CISC

复杂指令集

Complex Instruction Set Computer

吃饭

具有大量的指令和寻址方式，指令长度可变

8/2原则：80%的程序只使用20%的指令

大多数程序只使用少量的指令就能够运行

高性能
高功耗

RISC

精简指令集

Reduced Instruction Set Computer

拿勺子

舀一勺饭

张嘴

送到嘴里

咽下去



只包含最有用的指令，指令长度固定

确保数据通道快速执行每一条指令

使CPU硬件结构设计变得更为简单

低功耗
一般性能

CISC与RISC的数据通道



举例，有两个8位的数相加：

采用CISC指令集的处理器：使用一条指令（如ADD）完成运算，这条指令将完成从内存取数据、相加和将结果写回内存的操作；

采用RISC指令集的处理器：首先使用load指令将数据从内存加载到CPU内部寄存器，然后执行加操作，再使用store指令将寄存器内的结果写回内存；

(1) 处理器指令集 CISC和RISC

对比指标	CISC	RISC
价格	由硬件完成部分软件功能，硬件复杂性增加，芯片成本高	由软件完成部分硬件功能，软件复杂性增加，芯片成本低
性能	减少代码尺寸，增加指令的执行周期数	使用流水线降低指令的执行周期数，增加代码尺寸
指令集	大量的混杂型指令集，有简单快速的指令，也有复杂的多周期指令，符合HLL（high level language）	简单的单周期指令，在汇编指令方面有相应的CISC微代码指令
高级语言支持	硬件完成	软件完成
寻址模式	复杂的寻址模式，支持内存到内存寻址	简单的寻址模式，仅允许LOAD和STORE指令存取内存，其它所有的操作都基于寄存器到寄存器
控制单元	微程序	直接执行
寄存器数目	寄存器较少	寄存器较多

适用于通用机

适用于专用机

处理器指令集 未来发展

尽管RISC架构与CISC架构相比较有较多的优点，但RISC架构也不可以取代CISC架构。

事实上，RISC和CISC各有优势。现代的CPU往往采用CISC的外围，内部加入了RISC的特性，如超长指令集CPU就是融合了RISC和CISC的两者的优势，成为未来的CPU发展方向之一。

在PC机和服务器领域，CISC体系结构是市场的主流。在嵌入式系统领域，RISC结构的微处理器将占有重要的位置。

CISC与RISC走向交叉融合：intel的atom

RISC向内容生产发展：Apple的iPad Pro

CISC的性能优势依然明显：大型游戏的体验

CISC与RISC之争非纯技术层面，更多的是商业层面

1.2.3 流水线技术

1.流水线的基本概念

流水线技术应用于计算机系统结构的各个方面，流水线技术的基本思想是**将一个重复的时序分解成若干个子过程**，而**每一个子过程都可有效地在其专用功能段上与其他子过程同时执行**。

在流水线技术中，流水线要求可分成若干相互联系的子过程，实现子过程的功能所需时间尽可能相等。形成流水处理，需要一段准备时间。指令流发生不能顺序执行时，会使流水线过程中断，再形成流水线过程则需要时间。


流水线结构的类型众多，并且分类方法各异，按完成的功能分类,可分为**单功能流水线**和**多功能流水线**，按同一时间内各段之间的连接方式分类可**静态流水线**和**动态流水线**；按数据表示分类,可分为**标量流水线处理器**和**向量流水线处理器**。

流水线的基本概念

指令流水线就是将一条指令分解成一连串执行的子过程，例如把指令的执行过程细分为**取指令、指令译码、取操作数和执行**4个子过程。

在CPU中把一条指令的串行执行子过程变为若干条指令的子过程在CPU中**重叠执行**。如果能做到每条指令均分解为 m 个子过程,且每个子过程的执行时间都一样，则利用此条流水线可将一条指令的执行时间 T 由原来的 T 缩短为 T/m 。指令流水线处理的时空图如图1.2.1所示,其中的1、2、3、4、5表示要处理的5条指令。从图可见采用流水方式可**同时执行多条指令**。

指令流水线处理的时空图



2. 流水线处理机的主要指标

(1) 吞吐率

在单位时间内，流水线处理机流出的结果数称为吞吐率。对指令而言就是单位时间里执行的指令数。如果流水线的子过程所用时间不一样长，则吞吐率 P 应为最长子过程的倒数。

(2) 建立时间

流水线开始工作，须经过一定时间才能达到最大吞吐率，这就是建立时间。若 m 个子过程所用时间一样，均为 t_0 ，则建立时间 $T_0 = m \Delta t_0$ 。

1.2.4 信息存储的字节顺序

1. 大端和小端存储法

大多数计算机使用8位(bit)的数据块做为最小的可寻址的存储器单位，称为一个字节。存储器的每一个字节都用一个唯一的地址来标识。

地址	0x6000	0x6001	0x6002	0x6003
数据(十六进制)	0x89	0x67	0x45	0x23
数据 (二进制)	01100111	01000101	00100011	00000001

(a) 小端存储法

地址	0x6000	0x6001	0x6002	0x6003
数据(十六进制)	0x23	0x45	0x67	0x89
数据 (二进制)	00000001	00100011	01000101	01100111

(b) 大端存储法

大端和小端存储法

采用大端存储法还是小端存储法，各处理器厂商的立场和习惯不同，并不存在技术原因。Intel公司X86系列的微处理器都采用小端存储法，而IBM、Motorola和Sun Microsystems公司的大多数微处理器采用大端存储法。此外，还有一些微处理器，如ARM、MIPS和Motorola的PowerPC等，可以通过芯片上电启动时确定的字节存储顺序规则，来选择存储模式。

对于大多数程序员而言，机器的字节存储顺序是完全不可见的，无论哪一种存储模式的微处理器编译出的程序都会得到相同的结果。不过，当不同存储模式的微处理器之间通过网络传送二进制数据时，在有些情况下，字节顺序会成为问题。

2. 可移植性问题

当在不同存储顺序的微处理器间进行程序移植时，要特别注意存储模式的影响。把从软件得到的二进制数据写成一般的数据格式往往会涉及到存储顺序的问题。

在多台不同存储顺序的主机之间共享信息可以有两种方式：一种是以单一存储方式共享数据，一种是允许主机以不同的存储方式共享数据。使用单一存储顺序只要解释一种格式，解码简单。使用多种存储方式不需要对数据的原顺序进行转化，使得编码容易，同时当编码器和解码器采用同一种存储方式时因为不需要变换字节顺序，也能提高通信效率。

3. 通信中的存储顺序问题

在网络通信中，Internet协议（即IP协议）定义了标准的网络字节顺序。该字节顺序被用于所有设计使用在IP协议上的数据包、高级协议和文件格式上。

很多网络设备也存在存储顺序问题：即字节中的位采用大端法（最重要的位优先）或小端法（最不重要的位优先）发送。这取决于OSI模型最底层的数据链路层。

4. 数据格式的存储顺序

一个典型的例子就是**日期表示方法**，不同的国家采用不同的表示方法，美国和其他一些国家，日期格式顺序一般是：月一日一年(如:12月24日2007年或12/24/2007),这是中间表示法。

在世界大部分国家中，包括除瑞典、拉脱维亚和匈牙利之外的欧洲，日期格式为：日一月一年（比如24日12月2007或12/24/2007），这是小端表示法。

中国、日本和ISO 8601国际正式标准顺序的日期顺序排列顺序是：年一月一日（比如2007年12月24日或2007-12-24），这是大端表示法。在ISO 8601中年份必须用4位数字表示，月份和日数分别用两位表示。因此，个位数的日和月必须在前面填补一个零，如01，02，...，09等。

1.3 嵌入式微处理器的结构和类型

1.3.1 嵌入式微控制器 (MCU)


1.3.2 嵌入式微处理器 (MPU)

1.3.3 嵌入式数字信号处理器(DSP)

1.3.4 嵌入式片上系统 (SOC)

1.3.5 多核处理器 (SOPC)

1.3 嵌入式微处理器的结构和类型



嵌入式微处理器的结构和类型

从1971年Intel公司推出第一块微处理器芯片4004到今天，嵌入式微处理器已有50多年的发展历史。

嵌入式系统硬件一般由嵌入式微处理器、存储器和输入/输出组成，其中嵌入式微处理器是嵌入式硬件系统的核心。

嵌入式微处理器的字长宽度可分为4位、8位、16位、32位和64位。一般把16位及以下的称为嵌入式微控制器（Embedded Micro Controller），32位及以上的称为嵌入式微处理器。


微处理器内部仅包含处理器称为一般用途微处理器。将CPU、ROM、RAM及I/O等集成到一个芯片上，称为单芯片微控制器。

根据用途，可分为嵌入式微控制器、嵌入式微处理器、嵌入式DSP处理器、嵌入式片上系统、双核或多核处理器等类型。

1.3.1 嵌入式微控制器MCU

嵌入式微控制器 (Micro Controller Unit, MCU) 又称为单片机, 芯片内部集成ROM、EPROM、RAM、总线、总线逻辑、定时/计数器、看门狗、I/O、串行口、脉宽调制输出 (PWM)、A/D、D/A、Flash、EEPROM等各种必要功能和外设。嵌入式微控制器具有单片化、体积小、功耗和成本低, 可靠性高等特点, 约占嵌入式系统市场份额的70%。

嵌入式微控制器品种和数量很多, 典型产品有8051、MCS-251、MCS-96/196/296、C166/167、68K系列, TI公司的MSP430系列和Motorola公司的68H12系列, 以及MCU8XC930/931、C540、C541, 并且有支持I²C、CAN-BUS、LCD及众多专用嵌入式微控制器和兼容系列。



1.3.2 嵌入式微处理器MPU

嵌入式微处理器 (Embedded Micro Processing Unit, EMPU) 由通用计算机中的CPU发展而来，嵌入式微处理器只保留和嵌入式应用紧密相关的功能硬件，去除其他的冗余功能部分，以最低的功耗和资源实现嵌入式应用的特殊要求。通常嵌入式微处理器把CPU、ROM、RAM及I/O等做到同一个芯片上。32位微处理器采用32位的地址和数据总线，其地址空间达到了 $2^{32} = 4\text{GB}$ 。

目前主流的32位嵌入式微处理器系列主要有ARM系列、MIPS系列、PowerPC系列等。属于这些系列的嵌入式微处理器产品很多，有千种以上。

ARM处理器

Arm芯片架构是由英国ARM公司于1983年推出的，凭借着成本低，功耗低的优势让其在移动端市场如鱼得水，高通骁龙、华为麒麟芯片都是采用了这种Arm架构。

ARM公司是芯片设计公司，自身并不生产处理器，而是将设计授权给需要处理器的公司，由其自行生产或者代工。

ARM公司对外进行授权，分为**内核授权**和**架构授权**，

- ❖ 内核授权对ARM架构没有任何更改的设计，如**Samsung**和**TI**。

- ❖ **Qualcomm, Apple, Nvidia, Microsoft**和**Marvell**是架构授权，自行设计基于ARM架构的处理器。

- 目前，70%的移动电话、大量的游戏机、手持PC和机顶盒等都已采用了ARM处理器，许多一流的芯片厂商都是ARM的授权用户，如Intel、Samsung、TI、Freescale、ST等公司。

1. ARM系列

ARM (Advanced RISC Machine) 公司的ARM微处理器体系结构目前被公认为是嵌入式应用领域领先的32位嵌入式RISC微处理器结构。ARM体系结构目前发展并定义了7种不同的版本。从版本1到版本7, ARM体系的指令集功能不断扩大。ARM处理器系列中的各种处理器, 虽然在实现技术、应用场合和性能方面都不相同, 但只要支持相同的ARM体系版本, 基于它们的应用软件是兼容的。

➤ 表1.3.1给出了ARM体系结构各版本的特点。



ARM体系结构版本及特点

版本	ARM系列	特点
ARMv1	ARM1	该版体系结构只在原型机ARM1出现过，没有用于商业产品。基本性能： • 基本的数据处理指令（无乘法） • 26位寻址
ARMv2	ARM2和ARM3	该版体系结构对ARMv1版进行了扩展，版本ARMv2a是v2版的变种，ARM3芯片采用了ARMv2a。ARMv2版增加了以下功能： • 32位乘法和乘加指令 • 支持32位协处理器操作指令 • 快速中断模式

ARM体系结构版本及特点

版本	ARM系列	特点
ARMv3 ARMv3M	ARM6、ARM7DI、 ARM7M	ARMv3版体系结构对ARMv2体系结构改动较大; • 寻址空间增至32位 (4GB) • 独立的当前程序状态寄存器CPSR和程序状态保存寄存器SPSR, 保存程序异常中断时的程序状态, 以便于对异常的处理 • 增加异常中断和未定义两种处理器模式 • 增加了MMU支持 • ARMv3M增加了有符号和无符号长乘法指令
ARMv4 ARMv4T	StrongARM、 ARM7TDMI、 ARM9T	ARMv4版体系结构目前应用最广,在v3版上作了进一步扩充,指令集中增加了以下功能: • 增加了系统模式 • 增加了16位Thumb指令集 • 完善了软件中断SWI指令的功能 • 不再支持26位寻址模式


ARM体系结构版本及特点

版本	ARM系列	特点
ARMv5TE ARMv5TEJ	ARM9E、 ARM10E、 Xscale、 ARM7EJ、 ARM926EJ	ARMv5体系结构在v4基础上增加了指令,包括: • 增加ARM与Thumb状态之间切换的指令 • 增强乘法指令和快速乘累加指令 • 增加了数字信号处理指令 (ARMv5TE版) • 增加了Java加速功能(ARMv5TEJ版)
ARMv6	ARM11	ARMv6体系结构发布于2001年,先在ARM11中使用。在ARMv5版基础上增加了以下功能: • Thumb-2 增强代码密度 • SIMD 增强媒体和数字处理功能 • TrustZone 提供增强的安全性能 • IEM 提供增强的功耗管理功能


ARM体系结构版本及特点

版本	ARM系列	特点
ARMv7	Cortex系列	ARMv7版体系结构定义了3种不同的微处理器系列： • A系列为面向应用的微处理器核，支持复杂操作系统和用户应用 • R系列为深度嵌入的微处理器核,针对实时系统应用 • M系列为微控制核,针对成本敏感的嵌入式控制应用

ARM架构(1)



ARM架构(2)



ARM架构(4)

经典ARM处理器

❖ ARM7; ARM9; ARM11

嵌入式Cortex处理器

❖ Cortex-M0/M0+; Cortex-M1; Cortex-M3; Cortex-M4, Cortex-M7

❖ Cortex-R4; Cortex-R5; Cortex-R7

应用Cortex处理器

❖ Cortex-A5; Cortex-A7; Cortex-A8

❖ Cortex-A9; Cortex-A15

ARM嵌入式处理器(1)

Cortex-R系列

❖面向实时应用的卓越性能，则面向深层嵌入式实时应用，对低功耗、良好中断行为、性能及与现有高兼容性进行折中；

❖典型应用：汽车制动系统； 动力传动解决方案； 大容量存储控制器； 网络和打印

Cortex-M系列

❖面向确定性的微控制器应用，针对微控制器领域，既需快速且具有高确定性的中断管理，又需将门数和功耗控制最低；

❖典型应用：微控制器； 混合信号设备； 智能传感器； 汽车电子； 安全气囊； **PSOC5 (Cortex-M3)**

ARM嵌入式处理器(2)

Cortex-A 系列

- ❖ 开放式操作系统的高性能处理器
- ❖ 在先进工艺节点中实现高达 2GHz+ 标准频率的卓越性能,
- ❖ 支持下一代的移动 Internet 设备。具有单核和多核种类, 最多提供4个具有可选 NEON多媒体处理模块和先进浮点执行单元的处理单元。

应用

- ❖ 智能手机; 智能本和上网本; 电子书阅读器
- ❖ 数字电视; 家用网关; 各种其他产品

➤ BeagleBone 开发板(Cortex A8)

ARM专用处理器


SecurCore

- ❖ 面向高安全性应用的处理器；旨在满足特定市场的苛刻需求。
- ❖ 在安全市场中用于手机SIM卡和证件应用，集成多种既可为用户提供卓越性能，又能检测和避免安全攻击的技术。

FPGA Cores

- ❖ 面向 FPGA 的处理器；在保持与传统 ARM 设备兼容的同时，使用户产品快速上市。
- ❖ 具有独立于构造的特性，因此开发人员可以根据应用选择相应的目标设备，而不会被绑定于特定供应商。

mbed OS Architecture



2. MIPS系列

- 美国斯坦福大学Hennessy教授领导的研究小组研制的MIPS（无互锁流水级的微处理器）是世界上很流行的一种RISC处理器
- MIPS架构其实发展历史也不短，其是在1981年由MIPS科技公司开发出来，这种架构也多用于电子产品和网络设备上，其中最具代表性的采用MIPS架构的厂商当属中国龙芯了。
- 从20世纪80年代初期MIPS处理器发明到现在的20多年，MIPS以其高性能的处理能力被广泛应用于宽带接入、路由器、调制解调设备、电视、游戏、打印机、办公用品、DVD播放等领域。
- 和ARM公司一样，MIPS公司本身并不从事芯片的生产活动（只进行设计），不过其他公司如果要生产该芯片，则必须得到MIPS公司的许可。
- MIPS 32位处理器内核系列和特点如表1.3.2所示。

MIPS 32位处理器内核系列和特点

内核	特点
M4K™系列	针对多CPU集成的SOC应用领域为下一代消费类产品、下一代网络和宽带产品
M4K™系列4Kp™、4Kc™内核	针对SOC系统优化，其内存、指令缓存和数据缓存都可以根据具体应用调整大小
M4K™系列4KEp™、4KEm™和4KEc™内核	与4K™系列类似，但能提供更高性能,在同样时钟频率下指令执行周期更短
4KS™系列4KSc™和4KSd™内核	针对数据通信的应用。其特点是采用了SmartMIPS™结构，拥有反黑客的特性，可以让数据加密更加快速，在网络处理、智能卡、机顶盒等方面有广泛应用

MIPS 32位处理器内核系列和特点

Pro Series™系列M4K Pro™、4KE Pro™、4KEm Pro™、4KEc Proms和4KSd Pro™内核	该系列内核允许SOC的设计者创造自己的CorExtend™扩展指令集。这样可以根据具体应用设计出性能更好，效率更高的产品
24K™系列	针对图形、JAVA应用,包含了最快的浮点乘法器,也支持CorExtend™扩展指令集,是数字电视、机顶盒和DVD等多媒体应用的理想选择

3. PowerPC

POWER是1991年，Apple、IBM、Motorola组成的AIM联盟所发展出的微处理器架构。

PowerPC（Performance Optimization With Enhanced RISC – Performance Computing，有时简称PPC）是一种精简指令集（RISC）架构的中央处理器（CPU）




Power Mac G5是苹果最后一代PowerPC处理器台式机，2004年推出，最高配采用了2GHz IBM PowerPC 970处理器。

PowerPC


IBM引以为傲的POWER架构芯片，在性能方面绝对称得上登峰造极。OpenPOWER家族中最新的POWER9 CPU具有80亿个晶体管，最多达24个处理核心。

目前最顶级的超算系统、美国能源部的Summit和Sierra超级计算机系统内采用的正是POWER9。



PowerPC

- PowerPC架构具有可伸缩性好、方便灵活，具有非常强的嵌入式表现，因为它具有优异的性能、较低的能量损耗以及较低的散热量。
- 除了像串行和以太网控制器那样的集成 I/O，该嵌入式处理器与台式机CPU存在非常显著的区别。
- Powerpc芯片凭借其出色的性能和高度整合和技术先进特性在网络通信应用，工业控制应用，家用数字化，网络存储领域，军工领域，电力系统控制等都具有非常广泛的应用。



PowerPC和ARM的区别

ARM面向的低端消费类市场，PowerPC面向的是中高端市场，好像还没看到谁的手机是PowerPC的，也没有看到谁家企业级以上的交换机是用ARM做的。

1、整合度高以及技术先进性，现在PowerPC 处理器集成USB,PCI,DDR控制器，SATA控制器，千兆网口控制器，CAN控制器，RapidIO以及PCI_Express控制器，IEEE1588通信协议，支持各种通信协议CPM协处理器，DMA,SPI，I2C.UART等，客户无须设计复杂的外围电路，减少设计复杂程度以及物料使用，ARM这点比不上。

2、芯片可选范围大，性能高，升级容易，从50M-1.7G都有处理器，而且PowerPC将向多核处理器发展，如已经推出集成双e500 core MPC8572,MIPS性能高达6897，ARM频率是1G的都没有；ARM 大概是 1.1 MIPS/MHz，Power Architecture 是大于2.0MIPS/MHz，所以PowerPC在高端嵌入式应用，占有很大比例，ARM这点比不上。

3、价格方面，PowerPC处理器相对于ARM来说价格比较贵。

4、PowerPC 的结构在尤其在功耗方面的束缚可能导致其在嵌入式领域没有如ARM那样大的伸缩性。

1.3.3 嵌入式DSP处理器

嵌入式DSP处理器 (Digital Signal Processor, DSP) 是专门用于信号处理方面的处理器, 芯片内部采用程序和数据分开存储和传输的哈佛结构, 具有专门硬件乘法器, 采用流水线操作, 提供特殊的DSP指令, 可用来快速地实现各种数字信号处理算法, 使其处理速度比最快的CPU还快10-50倍。


在DSP处理器上是乘法与加法运算最基本的运算功能, 除此之外, DSP处理器还用于如有限脉冲响应滤波器 (FIR)、无限脉冲响应滤波器 (IIR)、离散傅利叶 (Discrete Fourier Transforms) 及离散余弦转换 (Discrete Cosine Transforms) 等一些常见算法的实现。



嵌入式DSP处理器

作为一种具有特殊结构的微处理器，DSP芯片（数字信号处理技术）拥有将现实世界中的真实信号(声音、光、压力或温度等)转换为计算机能够处理的信息的能力。其独特之处，在于它能即时处理资料。正是这项即时能力，使得DSP最适合支援无法容忍任何延迟的应用。

不过，DSP芯片虽精于计算，却不善于逻辑处理，因此它往往需要与其它芯片配合使用。这使得其成为通信、计算机、消费类电子产品等领域最普遍的基础器件。



1.3.4 嵌入式片上系统



嵌入式片上系统（System On Chip, SOC）最大的特点是成功实现了软硬件无缝结合，直接在处理器片内嵌入操作系统的代码模块，而且具有极高的综合性，在一个芯片内部运用VHDL等硬件描述语言，即可实现一个复杂的系统。与传统的系统设计不同，用户不需要绘制庞大复杂的电路板，一点点地连接焊制，只需要使用精确的语言，综合时序设计直接在器件库中调用各种通用处理器的标准，然后通过仿真之后就可以直接交付芯片厂商进行生产，设计生产效率高。

在SOC中，绝大部分系统构件都是在系统内部，系统简洁，系统的体积和功耗小，可靠性高。SOC多是专用的，所以大部分产品都不为用户所知，比较典型的SOC产品如Philips公司的Smart XA，少数通用系列如Siemens公司的TriCore、Motorola公司的M-Core、某些ARM系列器件、Echelon和Motorola联合研制的Neuron芯片等。



SOC已在声音、图像、影视、网络及系统逻辑等应用领域中广泛应用。

1.3.4 嵌入式片上系统

手机搭载的处理器芯片都是一个完整的SoC（System on Chip，片上系统），在一颗芯片内包含中央处理器（CPU）、图形处理单元（GPU）、图像处理单元（ISP）、数字信号处理器（DSP）、神经处理单元（NPU）、调制解调器（Modem）等功能模块。



1.3.4 嵌入式片上系统



■ 2022年12月中，龙芯2K2000通用型SoC芯片流片成功，并完成初步功能调试、性能测试，达到设计目标。



- 龙芯2K2000集成两个基于自主龙架构的LA364处理器核，共享2MB二级缓存，典型工作频率1.5GHz，SPEC2006INT(base)单核定/浮点分值达到13.5/14.9分。
- 同时，龙芯2K2000还集成了龙芯自主研发的LG120 GPU图形核心，并进一步优化了图形算法和性能。
- I/O接口非常丰富，支持64位DDR4-2400 ECC内存、PCIe 3.0、SATA 3.0、USB 3.0/2.0、HDMI/DVO显示接口、GNET/GMAC网络接口、音频接口、SDIO/eMMC等接口。
- 此外还集成了安全可信模块，Rapid IO、TSN、CAN等特色工业接口。

1.3.5 可编程片上系统SOPC

Microchip Technology PolarFire® SoC FPGA

- Microchip Technology PolarFire® SoC FPGA 是智能互联系统的低功耗、热效率和国防级安全性的组合。
- 这些设备是首款具有确定性、连贯 RISC-V CPU 集群的片上系统 (SoC) 现场可编程门阵列 (FPGA)。
- 它们还有一个确定性的 L2 内存子系统，支持 Linux 和实时应用程序。
- 它们基于中档、低功耗 PolarFire® FPGA 架构构建，涵盖 25k 到 460k 逻辑元件 (LE)，并具有 12.7G 收发器。

